Docket No.: 22040-00020-US (PATENT)

IE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Takeshi Ikeda, et al.

Application No.: 10/605,571

Confirmation No.: 2570

Filed: October 9, 2003

Art Unit: N/A

For: MULTISTAGED AMPLIFICATION CIRCUIT

Examiner: Not Yet Assigned

CLAIM FOR PRIORITY AND SUBMISSION OF DOCUMENTS

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Applicant hereby claims priority under 35 U.S.C. 119 based on the following prior foreign application filed in the following foreign country on the date indicated:

Country	Application No.	Date
Japan	2001-116418	April 16, 2001

In support of this claim, a certified copy of the said original foreign application is filed herewith.

Applicant believes no fee is due with this response. However, if a fee is due, please charge our Deposit Account No. 22-0185, under Order No. 22040-00020-US from which the undersigned is authorized to draw.

Dated: October 22, 2003

12988_1

Respectfully submitted.

Larry J. Hunde

Registration No.: 44,163

CONNOLLY BOVE LODGE & HUTZ LLP

1990 M Street, N.W., Suite 800 Washington, DC 20036-3425

(202) 331-7111

(202) 293-6229 (Fax)

Attorney for Applicant

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2001年 4月16日

出 願 番 号 Application Number:

特願2001-116418

[ST. 10/C]:

[JP2001-116418]

出 願 人
Applicant(s):

新潟精密株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年10月 8日

今井康



ページ: 1/E

【書類名】

【整理番号】 13NS1284

【提出日】 平成13年 4月16日

特許願

【あて先】 特許庁長官殿

【国際特許分類】 H04B 1/00

【発明者】

【住所又は居所】 東京都大田区山王2丁目5番6号

【氏名】 池田 毅

【発明者】

【住所又は居所】 神奈川県横浜市港北区新吉田町1265番地1

【氏名】 宮城 弘

【特許出願人】

【識別番号】 591220850

【氏名又は名称】 新潟精密株式会社

【代理人】

【識別番号】 100105784

【弁理士】

【氏名又は名称】 橘 和之

【電話番号】 0492-49-5122

【手数料の表示】

【予納台帳番号】 070162

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0006161

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 多段増幅回路

【特許請求の範囲】

【請求項1】 前段からの入力信号を増幅して次段に出力する差動増幅器が n個多段接続されて成る差動増幅回路と、

上記多段接続されたn個の差動増幅器と1個の定電流源とにカレントミラーに て接続された複数のトランジスタとを備え、

上記複数のトランジスタを上記定電流源の側に集めて配置したことを特徴とする多段増幅回路。

【請求項2】 上記定電流源は、上記差動増幅回路の入力側または出力側に 配置されることを特徴とする請求項1に記載の多段増幅回路。

【請求項3】 上記定電流源は、上記多段接続されたn個の差動増幅器の略中央に配置されることを特徴とする請求項1に記載の多段増幅回路。

【請求項4】 上記複数のトランジスタを別々のグランド線を介して同じ場所に接地するようにしたことを特徴とする請求項1~3の何れか1項に記載の多段増幅回路。

【請求項5】 前段からの入力信号を増幅して次段に出力する差動増幅器が n個多段接続されて成る差動増幅回路と、

上記n個の差動増幅器を複数のグループに分け、各グループ毎に複数の差動増幅器と1個の定電流源とにカレントミラーにて接続された複数のトランジスタとを備え、

上記各グループ毎に上記複数のトランジスタを上記定電流源の側に集めて配置 したことを特徴とする多段増幅回路。

【請求項6】 前段からの入力信号を増幅して次段に出力する差動増幅器が n個多段接続されて成る差動増幅回路と、

上記多段接続されたn個の差動増幅器と1個の定電流源とにカレントミラーに て接続された複数のトランジスタとを備え、

上記複数のトランジスタを別々のグランド線を介して同じ場所に接地したこと を特徴とする多段増幅回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は多段増幅回路に関し、特に、各段におけるバイアス用の定電流源を共 通に持つ多段増幅回路に用いて好適なものである。

[0002]

【従来の技術】

一般的に、ラジオ受信機、携帯電話機、コードレス電話機、テレビジョン受像機、カーナビゲーションシステム、通信機能を備えたゲーム機などのように、高周波信号(RF信号)を受信して処理する電子機器には、受信した微小入力信号を矩形波に再生するために、差動増幅器を多段縦続接続して高利得を得るようにした差動型の多段増幅回路(例えばリミッタアンプなど)が用いられている。

[0003]

多段増幅回路には、各段の差動増幅器にバイアス用の定電流源を個別に接続したタイプと、1つの定電流源を各段の差動増幅器に共通に接続したタイプのものとが存在する。定電流源は他の構成要素に比べて規模が大きく、また消費電流も大きい。したがって、小型化あるいは低消費電力化を図りたい場合には、定電流源を各段ごとに個別に持たせるタイプは好ましくなく、定電流源を各段に共通に接続したタイプが用いられる。

[0004]

[0005]

個々の差動対において、2つのトランジスタ Q_{i1} , Q_{i2} のソースどうしが互いに共通に接続され、これらの共通ソースにトランジスタ Q_i ($i=1\sim n$) のド

レインがそれぞれ接続されている。また、各トランジスタ Q_{i1} , Q_{i2} のドレインは、それぞれ抵抗 R_{i1} , R_{i2} を介して電源VDDに共通に接続されている。

[0006]

また、各トランジスタ Q_{i1} , Q_{i2} のゲートには、初段の差動増幅器1を除いて、前段の差動増幅器からの出力信号 V_{OUTi} ($i=1\sim n-1$)が入力される。初段の差動増幅器1の各トランジスタ Q_{11} , Q_{12} のゲートには、入力信号 V_{in} が入力される。

[0007]

各トランジスタ Q_i のソースは、グランド線 5 を介して共通に接地されている。また、各トランジスタ Q_i のゲートは、共に定電流源 4 に接続されている。さらに、トランジスタ Q_I のゲートも定電流源 4 に接続されており、このトランジスタ Q_I と各トランジスタ Q_i とがカレントミラーにて接続されている。

[0008]

このように構成されたリミッタアンプにおいて、初段の差動増幅器 1 のトランジスタ Q_{11} , Q_{12} に入力された信号 V_{in} は、所定レベルだけ増幅されて出力される。この回路においては、トランジスタ Q_{11} が逆相出力、トランジスタ Q_{12} が同相出力となる。ここで増幅されて出力された信号 V_{0UT1} は、2 段目の差動増幅器 2 のトランジスタ Q_{21} , Q_{22} のベースに入力され、当該差動増幅器 2 にて更に増幅されて出力される。

[0009]

以下同様にして、各段の差動増幅器 1, 2, 3 によって信号が順次増幅されていく。これにより、1 段目の差動増幅器 1 への入力信号 V_{in} は、後段になるに従って振幅が大きくなり、最終的に所定レベルまで増幅された出力信号 V_{OUT} が得られる。

[0010]

【発明が解決しようとする課題】

複数の差動増幅器が多段接続された多段増幅回路において、定電流源が各段に 共通のものとして設けられる場合には、通常、当該定電流源は、多段増幅回路の 入力側あるいは出力側に配置されている。したがって、例えば図3のように定電 流源4を入力側に配置した場合には、定電流源4から差動増幅器1,2,3までのグランド線5の配線長が後段にいくほど長くなってしまう。

[0011]

しかも、各差動増幅器 1 、 2 、 3 のトランジスタ Q_i は、共通のグランド線 5 を通じて接地されているので、当該グランド線 5 上には、後段にいくに従って大きくさるる分布抵抗が生じる。この分布抵抗のために、後段にいくに従って大きくなる電圧ドロップが生じ、各トランジスタ Q_i のグランドレベルが揃わず、カレントミラーのバランスがくずれてしまう。そのため、各段の差動増幅器 1 、 2 、 3 に適切な電流量をバランスよく分配することができず、リミッタアンプの入出力特性が良好なリニアリティを確保できなくなってしまうという問題があった。

$[0\ 0\ 1\ 2]$

また、リミッタアンプなどの多段増幅回路が高周波領域で動作する場合には、 配線長が長くなると、それだけ動作が不安定になってしまうとともに、高周波信 号にノイズが乗りやすくなってしまうという問題もあった。

[0013]

本発明は、このような問題を解決するために成されたものであり、差動増幅器が多段接続された多段増幅回路において良好なリニアリティを確保できるようにするとともに、動作の安定化およびノイズの低減化を実現できるようにすることを目的とする。

$[0\ 0\ 1\ 4]$

【課題を解決するための手段】

本発明の多段増幅回路は、前段からの入力信号を増幅して次段に出力する差動 増幅器が n 個多段接続されて成る差動増幅回路と、上記多段接続された n 個の差 動増幅器と 1 個の定電流源とにカレントミラーにて接続された複数のトランジスタとを備え、上記複数のトランジスタを上記定電流源の側に集めて配置したことを特徴とする。

[0015]

本発明の他の態様では、上記定電流源は、上記差動増幅回路の入力側または出力側に配置されることを特徴とする。

本発明のその他の態様では、上記定電流源は、上記多段接続されたn個の差動 増幅器の略中央に配置されることを特徴とする。

[0016]

本発明のその他の態様では、上記複数のトランジスタを別々のグランド線を介 して同じ場所に接地するようにしたことを特徴とする。

[0017]

本発明のその他の態様では、前段からの入力信号を増幅して次段に出力する差動増幅器が n 個多段接続されて成る差動増幅回路と、上記 n 個の差動増幅器を複数のグループに分け、各グループ毎に複数の差動増幅器と 1 個の定電流源とにカレントミラーにて接続された複数のトランジスタとを備え、上記各グループ毎に上記複数のトランジスタを上記定電流源の側に集めて配置したことを特徴とする。

[0018]

本発明のその他の態様では、前段からの入力信号を増幅して次段に出力する差動増幅器が n 個多段接続されて成る差動増幅回路と、上記多段接続された n 個の差動増幅器と 1 個の定電流源とにカレントミラーにて接続された複数のトランジスタとを備え、上記複数のトランジスタを別々のグランド線を介して同じ場所に接地したことを特徴とする。

[0019]

本発明は上記技術手段より成るので、定電流源と複数のトランジスタとの間の グランド線の配線長が短くなり、その分配線上に生じる分布抵抗、ひいては電圧 ドロップを極力小さくして、複数のトランジスタ間におけるグランドレベルの不 揃いを抑制することが可能となる。

[0020]

また、定電流源を多段接続された複数の差動増幅器の略中央に配置した場合には、複数のトランジスタとそれらに対応する各差動増幅器との間の配線長も短くなり、定電流源から各トランジスタを介して差動増幅回路へと極力短い距離でバランスよく電流を分配することが可能となる。

[0021]

また、複数のトランジスタを別々のグランド線を介して同じ場所に接地するようにした場合には、多段接続された差動増幅器の後段にいくに従って大きくなるような分布抵抗がグランド線上に生じることがなくなり、電圧ドロップの発生を抑止することが可能となる。

[0022]

【発明の実施の形態】

(第1の実施形態)

以下、本発明の第1の実施形態を図面に基づいて説明する。

図1は、第1の実施形態による多段増幅回路(リミッタアンプ)の構成例を示す図である。なお、図1において、図3に示した構成要素と同じものには同一の符号を付している。

[0023]

図1に示すように、本実施形態のリミッタアンプは、入力側から出力側へとn個の差動増幅器1, 2, 3が多段接続されて構成されている。各差動増幅器1, 2, 3はそれぞれ、2つの抵抗 R_{i1} , R_{i2} ($i=1\sim n$) と2つのトランジスタ Q_{i1} , Q_{i2} ($i=1\sim n$) とから成る差動対および、これら差動対のスイッチングを行うトランジスタ Q_{i} ($i=1\sim n$) から構成される。

[0024]

個々の差動対において、2つのトランジスタ Q_{i1} , Q_{i2} のソースどうしが互いに共通に接続され、これらの共通ソースにトランジスタ Q_i ($i=1\sim n$) のドレインがそれぞれ接続されている。また、各トランジスタ Q_{i1} , Q_{i2} のドレインは、それぞれ抵抗 R_{i1} , R_{i2} を介して電源VDDに共通に接続されている。

[0025]

また、各トランジスタ Q_{i1} , Q_{i2} のゲートには、初段の差動増幅器 1 を除いて、前段の差動増幅器からの出力信号 V_{0UTi} ($i=1\sim n-1$)が入力される。初段の差動増幅器 1 の各トランジスタ Q_{11} , Q_{12} のゲートには、入力信号 V_{in} が入力される。

[0026]

各トランジスタQiのソースは、それぞれ別個のグランド線6,7,8を介し

て同じ場所に接地されている。また、各トランジスタ Q_i のゲートは、共に定電流源4に接続されている。さらに、トランジスタ Q_I のゲートも定電流源4に接続されており、このトランジスタ Q_I と各トランジスタ Q_i とがカレントミラーにて接続されている。これにより、定電流源4から各差動増幅器1,2,3にバランスよく電流が分配されるようになっている。

[0027]

このように構成されたリミッタアンプにおいて、初段の差動増幅器 1 のトランジスタ Q_{11} , Q_{12} に入力された信号 V_{in} は、所定レベルだけ増幅されて出力される。この回路においては、トランジスタ Q_{11} が逆相出力、トランジスタ Q_{12} が同相出力となる。ここで増幅されて出力された信号 V_{OUT1} は、 2 段目の差動増幅器 2 のトランジスタ Q_{21} , Q_{22} のベースに入力され、当該差動増幅器 2 にて更に増幅されて出力される。

[0028]

以下同様にして、各段の差動増幅器 1, 2, 3 によって信号が順次増幅されていく。これにより、1 段目の差動増幅器 1 への入力信号 V_{in} は、後段になるに従って振幅が大きくなり、最終的に所定レベルまで増幅された出力信号 V_{OUT} が得られる。

[0029]

本実施形態では、各差動対のソースに接続される複数のトランジスタQiを定電流源4にできるだけ近い入力側の位置に集めて配置しているので、グランド線6,7,8の配線長を従来のグランド線5と比べて短くすることができる。しかも、各トランジスタQiを別々のグランド線6,7,8を介して同じ場所に接地している。これにより、多段接続された差動対の後段にいくに従って大きくなるような分布抵抗をなくすことができ、差動対間の電圧ドロップを抑止することができる。

[0030]

これにより、カレントミラーのバランスをくずすことなく、しかも、定電流源 4から全てのトランジスタQiへと極力短い距離で効率よく電流を分配すること ができる。したがって、リミッタアンプの入出力特性について良好な直線性を確 保することができるようになる。また、定電流源4から各トランジスタQiへの 配線長が短いので、高周波信号を扱う場合でも動作を安定させることができると ともに、信号にノイズが重畳してしまう不都合を抑止することができる。

[0031]

なお、この図1の例では、各差動対のソースに接続される複数のトランジスタ Q_i を定電流源4にできるだけ近い入力側の位置に集めて配置することと、各トランジスタ Q_i を別々のグランド線6, 7, 8を介して同じ場所に接地することの両方を実施しているが、何れか一方だけでもある程度の効果を期待できる。

[0032]

すなわち、複数のトランジスタ Q_i を定電流源4の側に集めて配置するだけでも、定電流源4と各トランジスタ Q_i との間のグランド線の配線長を短くして分布抵抗、ひいては電圧ドロップを極力小さくすることができる。したがって、従来と比べて良好なリニアリティを確保することができるとともに、高周波領域での動作の安定性およびノイズの低減を図ることができる。

[0033]

また、各トランジスタQiを別々のグランド線6,7,8を介して同じ場所に接地するだけでも、多段接続された差動増幅器の後段にいくに従って大きくなるような分布抵抗を実質的になくすことができるので、電圧ドロップの発生を抑止して良好なリニアリティを確保することができる。

[0034]

(第2の実施形態)

次に、本発明の第2の実施形態を図面に基づいて説明する。

図2は、第2の実施形態による多段増幅回路(リミッタアンプ)の構成例を示す図である。なお、図2において、図1および図3に示した構成要素と同じものには同一の符号を付している。

[0035]

図 2 に示すように、本実施形態のリミッタアンプは、入力側から出力側へと n 個の差動増幅器 1 , 2 , 3 が多段接続されて構成されている。各差動増幅器 1 , 2 , 3 はそれぞれ、 2 つの抵抗 R_{i1} , R_{i2} ($i=1\sim n$) と 2 つのトランジスタ

 Q_{i1} , Q_{i2} $(i=1\sim n)$ とから成る差動対および、これら差動対のスイッチングを行うトランジスタ Q_i $(i=1\sim n)$ から構成される。

[0036]

個々の差動対において、2つのトランジスタ Q_{i1} , Q_{i2} のソースどうしが互いに共通に接続され、これらの共通ソースにトランジスタ Q_i ($i=1\sim n$) のドレインがそれぞれ接続されている。また、各トランジスタ Q_{i1} , Q_{i2} のドレインは、それぞれ抵抗 R_{i1} , R_{i2} を介して電源VDDに共通に接続されている。

[0037]

また、各トランジスタ Q_{i1} , Q_{i2} のゲートには、初段の差動増幅器1を除いて、前段の差動増幅器からの出力信号 V_{0UTi} ($i=1\sim n-1$)が入力される。初段の差動増幅器1の各トランジスタ Q_{11} , Q_{12} のゲートには、入力信号 V_{in} が入力される。

[0038]

各トランジスタ Q_i のソースは、それぞれ別個のグランド線6, 7, 8を介して同じ場所に接地されている。また、各トランジスタ Q_i のゲートは、共に定電流源4に接続されている。さらに、トランジスタ Q_I のゲートも定電流源4に接続されており、このトランジスタ Q_I と各トランジスタ Q_i とがカレントミラーにて接続されている。これにより、定電流源4から各差動増幅器1, 2, 3にバランスよく電流が分配されるようになっている。

[0039]

このように構成されたリミッタアンプにおいて、初段の差動増幅器 1 のトランジスタ Q_{11} , Q_{12} に入力された信号 V_{in} は、所定レベルだけ増幅されて出力される。この回路においては、トランジスタ Q_{11} が逆相出力、トランジスタ Q_{12} が同相出力となる。ここで増幅されて出力された信号 V_{0UT1} は、2 段目の差動増幅器 2 のトランジスタ Q_{21} , Q_{22} のベースに入力され、当該差動増幅器 2 にて更に増幅されて出力される。

[0040]

以下同様にして、各段の差動増幅器1, 2, 3 によって信号が順次増幅されていく。これにより、1 段目の差動増幅器1への入力信号 V_{in} は、後段になるに従

って振幅が大きくなり、最終的に所定レベルまで増幅された出力信号 V_{OUT}が得られる。

[0041]

本実施形態では、定電流源 4 を多段接続された各差動対の略中央に配置する。 そして、各差動対のソースに接続される複数のトランジスタ Q i を定電流源 4 に できるだけ近い中央の位置に集めて配置しているので、グランド線 6 , 7 , 8 の 配線長を従来のグランド線 5 と比べて短くすることができる。しかも、各トラン ジスタ Q i を別々のグランド線 6 , 7 , 8 を介して同じ場所に接地している。こ れにより、多段接続された差動対の後段にいくに従って大きくなるような分布抵 抗をなくすことができ、差動対間の電圧ドロップを抑止することができる。

[0042]

これにより、カレントミラーのバランスをくずすことなく、しかも、定電流源4から全てのトランジスタQiへと極力短い距離で効率よく電流を分配することができる。したがって、リミッタアンプの入出力特性について良好な直線性を確保することができるようになる。

[0043]

また、本実施形態では、各トランジスタQ_iからそれらに対応する各差動増幅器1,2,3に対しても極力短い距離で効率よく電流を分配することができるので、高周波領域での動作を更に安定させることができるとともに、ノイズの発生を更に抑止することができる。

[0044]

なお、この図2の例でも、各差動対のソースに接続される複数のトランジスタ Qiを定電流源4にできるだけ近い入力側の位置に集めて配置することと、各ト ランジスタQiを別々のグランド線6,7,8を介して同じ場所に接地すること の両方を実施しているが、何れか一方だけでもある程度の効果を期待できる。

[0045]

また、上記第1および第2の実施形態では、多段増幅回路を構成するトランジスタ素子としてnMOSトランジスタを用いたが、pMOSトランジスタを用いて多段増幅器を構成しても良いことは言うまでもない。

[0046]

また、上記実施形態では、n個の差動増幅器1,2,3に対して1個の定電流源を共通に持つ回路について示したが、これに限定されない。例えば、n個の差動増幅器1,2,3を複数のグループに分け、各グループ毎に定電流源を1個ずつ設けるようにしても良い。この場合は、各グループ毎に、複数の差動増幅器と1個の定電流源とにカレントミラーにて接続された複数のトランジスタをそれぞれの定電流源の側に集めて配置する。

[0047]

その他、上記説明した実施形態は、本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

[0048]

【発明の効果】

本発明は上述したように、多段接続されたn個の差動増幅器と1個の定電流源とにカレントミラーにて接続された複数のトランジスタを定電流源の側に集めて配置したので、定電流源と複数のトランジスタとの間の配線長を極力短くして、配線上に生じる分布抵抗、ひいては電圧ドロップを極力小さくすることができる。これにより、カレントミラーのバランスを極力くずすことなく定電流源から全てのトランジスタへとバランスよく電流を分配することができ、多段増幅回路の入出力特性について良好なリニアリティを確保することができる。また、回路の安定性を向上させることができるとともに、配線上でノイズが重畳してしまう不都合を抑止することができる。

[0049]

本発明の他の特徴によれば、多段接続された複数の差動増幅器の略中央に定電流源を配置したので、複数のトランジスタとそれらに対応する各差動増幅器との間の配線長も短くして、定電流源から各トランジスタを介して差動増幅回路へと極力短い距離でバランスよく電流を分配することができる。また、回路の安定性を更に向上させることができるとともに、配線上でノイズが重畳してしまう不都

合をより確実に抑止することができる。

[0050]

本発明のその他の特徴によれば、複数のトランジスタから別々のグランド線を介して同じ場所に接地したので、多段接続された差動増幅器の後段にいくに従って大きくなるような分布抵抗がグランド線上に生じないようにすることができ、電圧ドロップの発生を抑止することができる。これにより、カレントミラーのバランスをくずすことなく定電流源から全てのトランジスタへとバランスよく電流を分配することができ、多段増幅回路の入出力特性について良好なリニアリティを確保することができるようになる。

【図面の簡単な説明】

【図1】

第1の実施形態による多段増幅回路の構成例を示す図である。

図2】

第2の実施形態による多段増幅回路の構成例を示す図である。

【図3】

従来の多段増幅回路の構成を示す図である。


【符号の説明】

- 1 第1の差動増幅器
- 2 第2の差動増幅器
- 3 第 n の差動増幅器
- 4 定電流源
- 6, 7, 8 グランド線
- Q_i ($i = 1 \sim n$) $h \ni \nu \ni \lambda \not = \lambda$
- Qr トランジスタ


【書類名】

図面


図1】



【図2】



【図3】



4

【書類名】 要約書

【要約】

【課題】 良好なリニアリティを確保できるようにするとともに、動作の安定化 およびノイズの低減化を実現できるようにする。

【解決手段】 多段接続された複数の差動増幅器 1 、 2 、 3 と 1 個の定電流源 4 とにカレントミラーにて接続された複数のトランジスタ Q_i (i=1 \sim n)を定電流源 4 のある入力側に集めて配置することにより、定電流源 4 と各トランジスタ Q_i との間の配線長を極力短くして、回路の安定性を向上できるようにするとともに、配線上でノイズが重畳してしまう不都合を抑止できるようにする。また、各トランジスタ Q_i から別々のグランド線 6 、 7 、 8 を介して同じ場所に接地することにより、グランド線上の分布抵抗による電圧ドロップが生じないようにして、カレントミラーのバランスをくずすことなく定電流源 4 から全てのトランジスタ Q_i へとバランスよく電流を分配することができるようにする。

【選択図】 図1

特願2001-116418

出願人履歴情報

識別番号

[591220850]

1. 変更年月日

1996年 5月 9日

[変更理由]

住所変更

住 所

新潟県上越市西城町2丁目5番13号

氏 名 新潟精密株式会社